台积电：3nm 工艺来得 5nm 密度提升 1.7 倍，功耗降低 25-30%

12 年底 25 日消息，根据芯智讯路透社，中国集成电路设计业 2021 年都会暨昆山集成电路制造业创新发展上海世博会于 12 年底 22 日举办。MOS（南京）控股总经理罗镇球动手了意象为《半导体制造业的新时代》的意象演讲。

罗镇球宣布，虽然有很多人说是千禧年在转弯或者在渐渐消时，可事实上MOS悄悄用新技艺证明了千禧年仍在停滞往前挺进。MOS的 7nm 技艺是在 2018 年发售的，5nm 在 2020 年发售，在 2022 年都会如期发售 3nm 技艺，而且 2nm 技艺也在顺利研发。

根据MOS展示的路线图，从 5nm 技艺至 3nm，电子元件逻辑密度可以提高 1.7 倍，性能提高 11%，同等性能下低功耗可以降低 25%-30%。

如何在今后实现电子元件的进一步微缩，罗镇球透露了两个方向：

1、转变电子元件的本体：三星将在 3nm 制程采行全新的“环绕线圈电子元件”（GAA）本体，而MOS 3nm 依旧采行鳞式场效电子元件（FinFET）本体。不过，MOS研发 Nanosheet / Nanowire 的电子元件本体（完全相同 GAA）超过 15 年，仍然远超十分精湛的性能。

2、转变电子元件的物料：可以用作二维物料动手电子元件。这都会使得低功耗掌控得更好，而且性能都会更超强。

IT之家了解到，罗镇球还表示今后将运用 3D 封装应用来提高芯片的性能，降低成本。目前，MOS仍然将先进封装相关应用整合为“3DFabric”平台。

除此之外，MOS还将在 ADAS 和智能二进制驾驶舱的汽车公司芯片应用于 5nm 技艺平台“N5A”，预计将在 2022 年第三季度发售，能够合理 AEC-Q100、ISO26262、IATF16949 等汽车公司技艺标准。

【来源不明：IT之家】